不好意思，錯棚了
自從 Intel 九代以及 AMD Ryzen 發售以來，CPU 進入了多核競爭時代，舉凡 2700X、9900K 都是八核心處理器，需要的供電瓦數自然與以往四核 CPU 不同，然而許多人高瓦數 CPU 配低供電主機板卻不自知，中文圈也沒有比較詳盡的教人計算主機板供電瓦數的文章，自從防毒科普文以來本人強迫症又發作，故寫此篇教學
這篇不會有太多深奧的電子學理論，僅快速帶入基礎知識和計算方法，只要認真閱讀這篇文章，就算是一竅不通的新手以後也會自己估算主機板大約的供電瓦數
1.主機板的相電構成
一相的供電能分成這幾個部分：
(1). PWM Controller (PWM 控制器)
讀取 CPU VCORE 來輸出 PWM 信號，控制每相的運作時間
有些控制器會內建 MOS Driver
(2). MOS Driver (MOSFET 驅動器)
接收 PWM 信號，控制上橋下橋導通時間，調節電壓
(3). MOSFET (一般簡稱 MOS 或 MOS 管)
承受電流和發熱量最大的地方，分為上橋和下橋，由 MOS Driver 控制。上橋導通時接收主
機板 12V 為電容和電感充能，此時電壓逐漸升高，當達到所需電壓時，上橋關閉下橋開啟，
此時將電容和電感的能量釋放出來給 CPU 供電。除了一般的獨立上下橋外，還有兩種 MOS
型式，一種是上下橋整合封裝在一起的 IC 晶片 (例如 TI NexFET 87350、Sinopower
SM7341EHKP) ，與兩個獨立的 MOSFET 相比具有更低的功耗損失 (如果原 MOSFET 效率
有 85~88%，那封裝整合可達到 88~90%)；另一種 Dr.MOS 除了上下橋外還整合了 MOS
Driver (例如 SiC639、IR3553)，效率更可高達 90~95%左右。封裝型 MOS 因為成本比較
高，只會用在中高階的主機板上，好處是功耗損失低 (效率高)，節省 PCB 空間，還可以減
少線路上的電感數量
(4). 電容和電感
電感用來調節電壓，電容用來充能，起到穩定濾波，供電給 CPU 的作用
一相供電的完整定義：
擁有完整的 MOS Driver、MOS 上下橋、電容與電感，且不與其他相電處於同一工作時間
一相供電結構示意圖 (其實還有輸入部分的電容電感，為了方便就省略了，隨便畫的不夠嚴謹，大家看得懂就好)
接下來講解多相供電的情況，多相又分原生多相、倍相、並聯
原生多相直接由 PWM 主控控制每相的運作時間
原生四項供電
倍相器的作用是將一個 PWM 信號拆分成兩個
四倍相就是 PWM 主控輸出兩組信號，倍相器再將 PWM 信號拆分為兩個分別輸出至 Driver，因為拆分出來的每相都是獨立的迴路，所以可以做到接近原生多相的效果
四倍相供電
並聯的情況下，兩組 Driver 同時受控於一組 PWM 信號，因為是兩路同時運行，所以並聯的兩路視作同迴路 (只能算成一相)。並聯僅能降低等效電阻，無法做到接近多相的效果
兩相並聯供電
2.多相供電有什麼好處？為什麼能提高供電能力？
首先多數人都有個誤解：每相供電會同時供電
一個供電週期是 360 度，假設是四相，則每相只需工作 360/4=90 度
假設是兩相，則每相只需工作 360/2=180 度
四相 PWM 的波形圖
不管 MOSFET 輸出的電流量如何，脈衝寬度都不會改變，每一相會在一個時間周期內輪到一次
雖然在計算上會把每相的瓦數相加求得最大值，但實際上一個單位時間內，PWM 控制器僅會給一個 Driver 發出控制信號，其它未工作的相電則可以得到「休息」，最終實現穩定的電流
要知道影響 MOSFET 最重要的因素是「溫度」，在良好的環境溫度下能輸出的電流可說是兩個級別 (後面會解釋)，所以相數越多，意味著每相工作時間越短，能得到的休息時間越長，溫度降低的同時自然能提高供電能力
相數越多，供電效率越高
如果是全部同時供電，會造成電流暴漲暴跌；如果是持續供電，供電模組 (VRM) 沒有足夠的散熱時間 (持續積熱)，所以最好的辦法就是每路依次運行，也可以得到更精細的輸出波紋
除此之外，多相供電對於降壓變換器而言（也就是輸出的電壓比輸入電壓低，例如電腦中 12V 降壓成 1.3V/5V 給 CPU、USB 等配備）可以直接提高電流負載量，因為連續導通下可獲得較好的輸出性能，以一個兩相的降壓器為例
上圖中，每一相各有一個交換週期，同一交換週期會有兩種操作狀態
第一個操作狀態為開關 Q1 導通，Q2 截止時，電感 L1 的電流會從初始值增加至最大值，使得 Q2 導通，Q1 截止時能提供負載所需的能量；當 Q1 關閉的同時在 T/2 的時間 Q3 會導通，因此電感 L2 電流也會從初始值增加至最大值，以提供 Q3 截止，Q4 導通時的負載能量。所以如果輸出電流 Io 是 60A，那麼每一相所提供的電流 I1 和 I2 就是各 30A，如此一來，可大大降低傳導損失和輸出漣波，提高效率，增強供電能力
每一相的電流波形及輸出波形
3.主機板規格解讀
有些文章會用 PCB 的近照圖教你怎麼從外觀判斷，但老實說這方法不適合新手，就拿華擎 B360M Pro4 這張板子來舉例好了
橙色為 VCCGT (內顯) 供電，一上橋兩下橋，一相一電感
白色為 VCC (CPU) 供電，兩上兩下，一相兩電感
藍色是 VCCSA 或 VCCIO ，是周邊設備的供電，不歸主 PWM 控制器管制
現在問題來了，如果我不說，你可以單從圖片判斷出這些相電的用途嗎？
一般很難從主機板官網提供的圖片看出詳細的端倪，一來圖片的清晰度不足，無法識別 MOSFET、MOS Driver 詳細型號；二來 VRM 都有覆蓋散熱片 ，頂多知道曝露在外的電容電感的數量而已。如果想從 PCB 觀察，就必須找到網路上足夠清晰的開箱圖片或影片，而且主機板的正反兩面都必須入鏡 (有時候 IC 會放到背面)，對一般人來說太麻煩，也沒有必要
所以這邊提供更簡便的方法，直接從整理好的 VRM Liste 判讀規格即可
基本上 Intel、AMD 晶片組改朝換代時，都會有國內外網友整理新售主機板的 VRM Liste，所謂前人種樹後人乘涼，我們只要學會看懂這些規格表，就能快速掌握主機板的用料、相電究竟如何
以這代的 LGA 1151/ PGA AM4 舉例
LGA 1151 Z170 / Z270 / Z370 / Z390 VRM Liste
https://www.hardwareluxx.de/community/f12/lga-1151-mainboard-vrm-liste-1175784.html
PGA AM4 B350 / X370 / B450 / X470 VRM Liste
https://www.hardwareluxx.de/community/f12/pga-am4-mainboard-vrm-liste-1155146.html
CPU VCC = CPU供電
SOC VCC = 北橋+內顯供電
Controller = PWM 控制晶片
括號的數字代表能控制的供電數，例如 (4+3) 就是有兩組供電，第一組有四相，第二組有三相，但主機板不一定會全部用上
echte Phasen = 相位
如果是 4×2 表示 4相完整並聯
Doppler = 倍相器
以 X470 Taichi 舉例，原生六相+倍相器 IR3598=實相十二相供電
highside MOSFET = 上橋
lowside MOSFET = 下橋
在沒超過上橋輸入功率範圍前提下，完整並聯與一上兩下能提供的電流基本沒區別，完整並聯的好處是能稍微減輕上橋與 LC 承受的熱量
4.從 MOS 規格計算主機板供電量
會數相數不稀奇，看得懂 MOS 規格並計算每一相的瓦數才是真功夫，狗了一圈沒找到講解這方面的文章，不然就是只教半套，本文應該是中文獨家教學了
有幾種算法，先介紹第一種
以 Z390 Taichi 用的 CSD87350 為例
先找到 CSD87350 的 PDF 資料，大部分的 MOS 都能狗到
假設使用的 CPU 是 9900K，9900K PL2 是 210W，華擎太極透過倍相器 (IR3598) 擴展共10相，所以 1.3V (電壓)×10 (相數)×16.15A (電流)＝210W
由上表可知 16A 時每相約產生 1.6W 的發熱
剩下要計算晶片的溫度，以下為計算公式
Tj＝Ta＋θja×P
※ Tj：晶片(結點)溫度，Ta：環境溫度(℃)，θja：結點與環境間的熱阻(℃/W)，P：功耗(W)
同樣從 PDF 可找到熱阻值
25℃+(50℃/W)×1.6＝105
代表達到熱飽和時，MOS 的溫度為 105℃
注意這個計算結果是晶片本身的溫度 Tj (結溫)，晶片溫度 Tj 是周圍 (環境) 溫度 Ta 與晶片發熱量相加後的溫度，由於近年來的電晶體晶片是由樹脂密封的，當然就無法直接測得晶片的溫度。因此， Tj 基本上是通過計算來求得的。而一般軟體是透過北橋附近的 sensor 取得數值，所測得的溫度會比實際溫度還要低
散熱良好的情況下，Tj 可以取 125℃ 為上限，這也是多數 MOSFET 推薦的最大工作溫度，若是無風環境或使用水冷，建議抓 100℃ 以下比較保險
第二種算法以 ROG Maximus XI Hero 用的 SiC639 為例
同樣假設 CPU 使用 9900K，華碩 M11H 實相為四相，所以 1.3×4×40.39＝210W
因為並聯的關係，每一相供電能力×2，40.39÷2＝20.195
由上表可知頻率為 500kHz 時，20A 供電效率約 91% 附近，可推算 (210÷4) ×(1－91%)＝4.725，也就是每相要承擔 4.725W 的發熱
再從 PDF 找熱阻值
25℃+(10.6℃/W)×4.725＝75
代表達到熱飽和時，MOS 的溫度為 75℃
另外或許有人注意到了 θjc 這個值，而且與 θja 差距特別大
θjc 是節點與外殼表面間的熱阻，理論上在散熱片無限大的情況下，可以認為 θja＝θjc
但這種環境幾乎是不可能的，所以這是一種很樂觀的算法，一般不會用此值去估算
以上是整合封裝型 MOS 的算法，上下分離的 MOSFET 就比較麻煩了，幸好安森美提供了計算機方便我們計算 (https://m.onsemi.com/support/documents?type=tools 關鍵字"EFFICIENCY")
以一上兩下 (4C10+4C06) 為例，華碩和技嘉的低階版很常見到這種配置
可以發現非整合封裝的 MOSFET 效率都很差，這個組合約 15A 就跌出了 90%，與 SiC639 (Dr.MOS) 24A 才跌出 90% 可說是大相逕庭 (就算完整並聯也沒多大改善，自己試試就知道了)
這還是開關頻率 300KHz 的情況下，如果用一般 Dr.MOS 的 500kHz 下去算效率會更糟，而開關頻率直接影響輸出波形的表現，下圖是 300kHz、500kHz 和 800kHz 電壓波紋的波型
開關頻率越高 Ripple 越小，可以減少濾波器的體積，節省電路板空間，所以低階版故意塞滿滿，不會看的人還以為真的用料很好，我也是好笑
計算機可調整的地方很多，條件都可以自己設定，裡面內建了一些 MOSFET 和 Driver 的參數，但就算裡面沒有要的 MOSFET 型號也可以自己建立，下圖中 4C029 就是我自己打上去的，輸入好按 Refresh MOSFET List 就可以更新資料，有興趣的自己玩玩看
接下來講第三種算法，上面都是算 MOS 最終會達到的溫度，也就是電晶體因施加功率而升溫，隨著時間持續上升，當經過一段時間後，會出現溫度恆定呈現熱飽和。要知道 VRM 長期在高溫是有風險的，PCB 的玻璃纖維耐用值約 120~130℃；MOSFET 125℃；電容超過 100℃ 就會影響其壽命 (推薦工作溫度 70℃ 以下)。但現代主機板都有 OTP 過熱頂多降頻，如果因供電不足導致 OC Fail 斷電，那麼通常跟溫度沒什麼關係，下面就教怎麼看供電模組的最大負載能力
就拿 4C10+4C06 舉例吧
我們先來看上橋 4C10 的數據
最大額定 30V/46A，很多人就以為真的能提供這麼大的功耗。其實對，但也不對。不管是 1V 還是 30V 最大額定電流都不能超過 46A，而前面提過 MOSFET 在良好的環境溫度下能輸出的電流可說是兩個級別，這邊安森美有兩組 Continous Drain Current (簡稱 CDC)，分別是良好的散熱環境 Note1 和較惡劣的環境 Note2
Tc＝25℃，CDC＝46A，剛好是標示的最大輸出能力，但是我說過這種算法不現實，Tc 只是電晶體封裝表面的溫度，外殼要維持 25℃ 已經很難了，更遑論使 Tc 等於 Ta。一般而言 Ta 更接近日常生活中的環境，所以最終得到四組數據：
Note 1
Ta＝25℃，CDC＝15A，12V×15A＝180W
Ta＝80℃，CDC＝11.2A，12V×11.2A＝134.4W
Note 2
Ta＝25℃，CDC＝8.2A，12V×8.2A＝98.4W
Ta＝80℃，CDC＝6.2A，12V×6.2A＝74.4W
就算在最差的情況下 (不考慮積熱)，一個四相板也有 297W 的輸出，就算對付 9900K 也不是問題，看似很美好，我們繼續看下橋 4C06 的數據
Note 1
Ta＝25℃，CDC＝20A，1.3V×20A＝26W
Ta＝80℃，CDC＝14.9A，1.3V×14.9A＝19.37W
Note 2
Ta＝25℃，CDC＝11A，1.3V×11A＝14.3W
Ta＝80℃，CDC＝8.2A，1.3V×8.2A＝10.66W
最理想的狀況下只有 26W，當然因為有兩個下橋的關係，所以有 52W，一般的四相板勉強可摸到 200W；但在更糟的 Note 2 卻只剩 84W 的輸出。這也是為什麼典型的低階板都是一上兩下的配置，以及完整並聯與一上兩下沒太大差別的原因，因為真正的瓶頸在下橋，兩顆下橋與完整並聯提供的電量幾乎是一樣的
5.太麻煩了，不想算怎麼辦？Z390/X470 主機板供電懶人包
AMD 只要知道 8 core 以上的 CPU 必須搭配六相以上的板子
B450 除了 ITX 全是四相 ，所以請直接從 X470 挑選
Intel 請參考下面這張表
9700/9900K 這類 200W 以上的 CPU 建議拿綠色和藍色區域的板子
供電不足 200W 的主機板都有過熱/降頻的可能性
這張 Z390 天梯圖是綜合了 VRM、PCB 用料、有無熱管/散熱片，是否有背板 (背板是否覆蓋 VRM 也會影響) 各種因素換算出來的結果，再加上國外論壇網友提供各種實測數據不斷修正該表格，那邊也有不少板廠 RD 參與討論，因此這張表的數據我認為相當準確
本文一定程度上也是參考了表格作者的算法，雖然這篇文章只算 MOS 的部分，因為 MOS 直接決定了整張板子的關鍵供電能力，剩下兩成的其他變因也不至於讓結果差太多
電梯